(54) SEMICONDUCTOR DEVICE

(11) 60-103671 (A)

(43) 76 1985 (19) JP

(21) Appl. No. 58-210986

(22) 11.11.1983


(71) TOSHIBA K.K. (72) TOSHIO YONEZAWA


(51) Int. Cl4. H01L29/78

PURPOSE: To enable the element having good characteristics to be manufactured without the need of long-time and high-temperature heating and with high yield by a method wherein the source and drain regions of an insulation gate type FET are composed of buried regions of polycrystalline Si containing high con-

centration impurities filling two grooves.

CONSTITUTION: The impurity containing polycrystalline Si 3 is deposited on an oxide film 2 to a prescribed thickness, and the grooves la and 1b in the surface of a semiconductor substrate 1 are filled with the Si. Polycrystalline Si regions 3a and 3b made to fill the grooves in this process serve as the source and drain, respectively. The Si is turned conductive by heat treatment. Next, after a resist layer is formed on the Si, it is opened between the regions 3a and 3b by PEP, and an oxide film 4 is deposited on the Si. A source wiring electrode 8, drain wiring electrode 9, and gate wiring electrode 10 are formed by the deposition of Al-Si alloy and PEP.





⑱日本国特許庁(JP)

⑩特許出顧公開

[®]公開特許公報(A) 昭60-103671

Oint Ci 1

識別記号

庁内整理番号

❷公開 昭和60年(1985)6月7日

H 01 L 29/78

8422-5F

零査請求 未請求 発明の数 1 (全4頁)

❷発明の名称 半導体装置

> ②神 顧昭58-210986 田田 頤 昭58(1983)11月11日

砂発 明 者 米 沢

川崎市幸区小向東芝町1 東京芝浦電気株式会社多摩川工

場内

の出 顧 人 株式会社東芝

川崎市幸区堀川町72番地

砂代 理 人 弁理士 諸田 英二

1 発明の名称

半導体質量

- 2 特許請求の範囲
- 絶縁ゲート形電界効果トランジスタが半導 体基板に形成されている半導体装置であって、 英半導体基板の表面に刻配した肩内に多結晶 シリコンきしくは高難点金属の毒電材が増め 込まれた埋込機械を有し、装埋込機械が上記 電界効果トランジスタにおけるソース領域、 又はドレイン領域、又はソース領域者しくは ドレイン領域の極値域を構成することを特徴 とする半導体質量。
- 3 発明の詳細な説明

[発明の技術分野]

この発明は半導体装置に関し、更に非層には、 理め込み形のソース又はドレイン順端を育し、 従 来の半導体装置よりも高品質かつ高歩響りで製造 することのできる半導体装置の製造方法に関する りである.

【発明の技術的背景】

半導体デバイスの製造工程においては、ウェハ は多数回の高級競処理やイオン注入等の欠陥紧発 処理を受けるため、デバイス完成時には転位群や 機関欠陥及び折出物などのプロセス課起欠陥が生 じることになり、その結果、これらのプロセス級 起欠階によってデパイス特性の悪化やチップ多舘 りの低下がもたらされる。 このような傾向は半 準体デパイスの高葉機化が進むにつれ着しく高く なるので、VLSIのごとき集積度の高い半導体 デバイスの製造においてはプロセス終紀欠降が少 なくなるように、低い熱処理措度や熱処理因数の 少ない製造方法を提用していくことが必要となっ

従来、MOSデバイスの製造工程において形成 されるソース領域及びドレイン領域は、ウェハモ 900℃~1100℃に加熱しつつ、不義物をプレディ **りションした後、更にスランピングを行うことに** よりウェハ内に形成した高温度不純物拡散場であ また、最近では貧紀のごとき加熱によるア

レデポッションに代えてイオン注入によるアレデポッションを行った後、約1000で程度の温度でスランピングを行うことによってソース及びドレイン領域の高額度不能物拡散層が形成されている。

しかしながら、このような従来の高濃度不断物 拡散態をソース及びドレイン領域としてもつ MIOSデバイスには以下のごとき問題点があった。

[背景技術の問題点]

前記のごとき従来半導体装置の製造工程では、 ウェハを高温に保算間増すため、ウェハ内に結晶 欠陥が開発され、その結果、耐圧の低い果子やド レイン・ソース間のリーク電波の大きな果子が生 じる割合が大きくなり、果子の参簡りが低下し、 また果子の信頼性も低下する等の問題点があった。

[発明の目的]

この発明の目的は、前記従来のMOSデバイスに存する問題点を接した折損な半導体装置を要供することであり、更に詳細には、従来半導体装置におけるごとき長時間かつ高温の加熱を要さずに特性のよい最子を高多個りで製造することのでき

- 3 -

進かつ長時間の熟処理が模様でき、その結果素子 特件が向上する。

なお、放演の形成は例えば、反応性イオンエッチング(R.I.E.)もしくはスパッタエッチング等の方法によって行うことが好適である。 一方、多枯品シリコンの装置内への充壌には C.V.D.やアラズマ C.V.D.等の方法が好適であり、数多枯品シリコンのデボジションは、300~800 でで実施することができる。 また、多結晶シリコンの代りにW.N.(電化タングステン)やT.i.N.(寛化チタンもしくはMo.S.i.(世化モリブデン)等の高離点金属を使用してもよい。

[発明の実施併]

以下に載付回面を参照して本発明の実施例について説明する。

第1個は、本発明MOS FETの第一支施例の余子新面関である。

第1回において、1はP型の半導体基板、2は 半導体基板1上の酸化酸、3a は半導体基板1の 表面に形成された側内に埋め込まれたリンドープ る半導体装置を提供することである。

[発明の概要]

また、この発明の半導体装置は、基板表面の表内に充填された埋込板域が、ソース領域又はドレイン領域そのものを構成する場合だけでなく、従来の不断物拡散法により形成されたソース領域をしくはドレイン領域の極個域として構成された場合にも、従来の半導体装置の製造工程における高

- 4 -

多結晶シリコンからなるソース領域、3 b はソース領域と相隔でられて形成された満内にソース領域と相隔であれたドレイン領域、4 はソース領域3 b 前の基板表面に形成されたゲート地段機、6 は多結晶シリコンからなるゲート地板、7 は層間地級機、8 および9 はソース領域及びドレイン領域から変化機2上に近在するリンドープ多結晶シリコン層に接続されたアルミ配軸である。

第2回ないし第5回は第一実施例の製造工程圏である。

本発明半準体装置の製造工程においては、まず、第2因に示すようにP型の半導体基板1の表面に 酸化度2を形成した後、更にレジスト間(因示せず)を形成し、過常のフォトエッチングプロセス (PEP)によって酸化膜2のドレイン形成予定 領域とソース形成予定領域との対応位置に関ロ 2 a 、 2 b を形成する。 ついで、この酸化糖2 をマスクとして反応性イオンエッチング(RIE) により二つの表1 a 、 1 b を半導体基板1の表達

- 6 -

にむまする.

次に第3回に示すように属圧CVD法により酸化限2上に不畅物含有の多結晶シリコン3を所定学さに堆積するとともに半導体基板1の表面の調1 a、1 b 内に多結晶シリコン3を充塡する。 多結晶シリコン3のデポクション進度は 300℃~800℃の範囲であり、キャリヤガスとしてSiH。を、また、ドーピングガスとしてPH。もしくはAsH。を用いる。

この工程で終18、18内に充填された多結品 シリコン領域38、38 はそれぞれソース及びド レインとなる。

ついで適当な速度(500~1000℃)で熱処理を 行って多結晶シリコン3を準電性に変換させる。

次に多結品シリコン3の上にレジスト層(因示せず)を形成した後、PEPを行って多結品シリコン領域34、3bの間の多結品シリコン3を関ロする。 そして更に多結品シリコン3の上に最 1 化限4を堆積させる(第4因参照)。 この最化 膜4はMOS煮子におけるゲート絶種膜となる。

- 7 -

において第1世と関一符号の部分は第1因と同じ 部分であるからその説明を書味する。

第6回の第二支集例においては、高端かつ長時間の熟型理は軽減されるとともに、従来半導体で 間において扱いソース領域及びドレイン領域上に 課紙されるアルミ配線の接続合金化に起因する素 子特性上の劣化が防止できるという利点がある。

[発明の効果]

以上のように、本発明の半導体装置によれば、 使来よりも特性のよい半導体装置を高多留りで製 造することができる。

一方、本発明では長時間の無処理の回復が従来 半導体装置に比べて著しく少なくなるので、全工 第4回の状態以後の工程では、(a)レジスト間形成、PEPによりゲート形成予定領域5の間代度4のエッチング、(b)多結晶シリコンに及るゲート間後6の形成、(c)離化度7の形成及び間口、(d)AI-Si合金のデポジションとというでは1、d)AI-Si合金のデポジションというでは1、1の形式では1、1の形式では1、1の形式では1、1の形式では1、1の形式では1、1の形式では1、1の形の では1、1の形式では1の形式では1、1の形式では1、1の形式では1、1の形式では1、1の形式で1

上述の工程契明のように、第一変施例の半導体 接近製造に必要な熱処理は、使来の半導体接近に 比較して高度かつ長時間の熱処理を必要とせず、 プロセス親紀欠路の少ないことは容易に理解する ことができる。

第6回は、本発明MOS FETの第二支施例の景子新面図である。 第1回との差異は、As 不能物の熟鉱数により扱く形成されたソース領域11とドレイン領域12の振領域として、原内にリンドープ多結品シリコンが増め込まれた埋込領域34、3bが形成されている。 その他第6回

-8-

程時間が減少し、製造能率が向上する。

また、従来に比べて、ソース領域及びドレイン 領域などの形成を高限度で行うことができるので、 従来よりも高密度の半導体装置を形成することが できる。

なお、前記支護例では半導体基板の共内に埋込む準電材として多結品シリコンを使用したが、多結品シリコンの代りに、例えばWN、TIN、Mo Si 等の高融点金属化合物を用いてもよい。4 因面の簡単な説明

第1回は本発明MOS FETの第一支施例の 断面団、第2回ないし第5回は本発明第一支施例 の製造工程を順に示した新面図、第6回は本発明 MOS FETの第二支施例の新面図である。

1 … 半 導体 基板 、 2 … 酸化酸 、 3 … 多 結晶 シリコン、 4 … 酸化酸 、 6 … ゲート電板 、 7 … 酸化酸 、 8 … ソース配線電板 、 9 … ドレ イン配線電板 、 10 … ゲート配線電板 。

